SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREOF

Publication number: JP4280465

Publication date: 1992-10-06

Inventor: HASHIMOTO TAKASHI; KOIZUMI TORU

Applicant: HITACHI LTD

Classification:

- international: H01L27/06; H01L21/8228; H01L21/8249; H01L27/082;

H01L27/06; H01L21/70; H01L27/082; (IPC1-7):

H01L27/06; H01L27/082


- European:

Application number: JP19910043220 19910308 **Priority number(s):** JP19910043220 19910308

Report a data error bere

Abstract of **JP4280465**

PURPOSE:To provide a semiconductor integrated circuit device having a high speed pnp bipolar transistor in a fine area and its manufacturing method. CONSTITUTION:An emitter region of a pnp bipolar transistor is adapted to be formed around an active region, which makes it possible to increase its effective emitter area and speed up its operation in a fine area.



Data supplied from the **esp@cenet** database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-280465

(43)公開日 平成4年(1992)10月6日


(51) Int.Cl. ⁵ H 0 1 L 27/082 27/06	識別記号	庁内整理番号	FΙ			技術表示箇所
21700		7210-4M 7342-4M	H01L	27/08 27/06		1 C 1 B
			**	審査請求	未請求。請求	 水項の数11(全 29 頁)
(21)出願番号 (22)出願日	特願平3-43220平成3年(1991)3	月8日	(71)出願人 (72)発明者 (72)発明者 (74)代理人	株京橋東製小東大会都では、東橋東製小東京作り、東京作り、東京作り、東京が	土日立製作所 F代田区神田駅 寄 青梅市今井232 デバイス開発す	6番地 株式会社日立

(54) 【発明の名称】 半導体集積回路装置及びその製造方法

(57)【要約】

【目的】微細な面積で高速なpnpバイポーラトランジスタを有する半導体集積回路装置及びその製造方法を提供する。

【構成】pnpバイポーラトランジスタのエミッタ領域を活性領域の周囲に形成することで、実効的なエミッタ面積を大きくし、微細な面積で高速化を図る。



【特許請求の範囲】

【請求項1】主面を有する半導体基板と、前記主面上に設けられ、かつ、pnpバイポーラトランジスタが形成されるべき活性領域を囲むように設けられた分離絶縁層と、前記活性領域中に設けられた前記pnpバイポーラトランジスタのn型ベース領域と、前記分離絶縁層上に設けられ、かつ、前記n型ベース領域の周囲部上に延在するエミッタ引出し層と、前記エミッタ引出し層に接続され、かつ、前記分離絶縁層に沿って前記n型ベース領域のほぼ中央部を囲むように前記n型ベース領域の周囲 10 部に設けられた前記pnpバイポーラトランジスタのP型エミッタ領域と、前記p型エミッタ領域に囲まれた前記n型ベース領域のほぼ中央部に接続されたベース引出し層とを有することを特徴とする半導体集積回路装置。

【請求項2】前記p型エミッタ領域は、リング状の平面パターンを有することを特徴とする特許請求の範囲第1項記載半導体集積回路装置。

【請求項3】前記エミッタ引出し層は、p型不純物を含む多結晶シリコン膜で構成されることを特徴とする特許請求の範囲第2項記載の半導体集積回路装置。

【請求項4】前記ベース引出し層は、n型不純物を含む 多結晶シリコン膜で構成されることを特徴とする特許請 求の範囲第3項記載の半導体集積回路装置。

【請求項5】主面を有する半導体基板と、前記主面上に 設けられ、かつ、pnpバイポーラトランジスタが形成 されるべき第1活性領域及びnpnバイポーラトランジ スタが形成されるべき第2活性領域を囲むように設けら れた分離酸化層と、前記第1活性領域中に設けられた前 記pnpバイポーラトランジスタのn型ベース領域と、 前記第1活性領域を囲む前記分離酸化層上に設けられ、 かつ、前記 n 型ベース領域の周囲部上に延在する第1エ ミッタ引出し層と、前記第1ミッタ引出し層に接続さ れ、かつ、前記分離酸化層に沿って前記n型ベース領域 のほぼ中央部を囲むように前記n型ベース領域の周囲部 中に設けられた前記pnpバイポーラトランジスタのp 型エミッタ領域と、前記第1エミッタ引出し層上に延在 し、かつ、前記p型エミッタ領域に囲まれた前記n型べ - ス領域のほぼ中央に接続する第1ベース引出し層と、 前記第2活性領域中に設けられた前記npnバイポーラ トランジスタのp型ベース領域と、前記p型ベース領域 40 のほぼ中央に設けられたn型エミッタ領域と、前記n型 エミッタ領域を囲むように設けられ、かつ、前記p型ベ - ス領域の周囲部に接続する第2ベース引出し層と、前 記第2ベース引出し上層に延在し、かつ、前記n型エミ ッタ領域に接続する第2エミッタ引出し層と、を有する ことを特徴とする半導体集積回路装置。

【請求項6】前記npnバイポーラトランジスタ及び前記pnpバイポーラトランジスタは、第1動作電位供給配線と、前記第1動作電位よりも電位が低い第2動作電位供給配線との間に直列接続されることを特徴とする特 50

許請求の範囲第6項記載の半導体集積回路装置。

【請求項7】前記npnバイポーラトランジスタのコレクタが前記第1動作電位供給配線に接続され、前記pnpバイポーラトランジスタのコレクタが前記第2動作電位供給配線に接続され、かつ、前記npnバイポーラトランジスタのn型エミッタ領域と前記pnpバイポーラトランジスタのp型エミッタ領域とが電気的に接続されていることを特徴とする特許請求の範囲第6項記載の半導体集積回路装置。

10 【請求項8】主面を有する半導体基板を準備する工程と、前記主面上に第1導体層を形成すると工程と、前記第1導体層をパターニングすることによりnpnバイポーラトランジスタのベース引出し層とpnpバイポーラトランジスタのエミッタ引出し層と、を同時に形成する工程と、前記第1導体層上を含む前記主面上に第2導体層を形成する工程と、前記第2導体層をパターニングすることにより前記npnバイポーラトランジスタのエミッタ引出し層と前記pnpバイポーラトランジスタのベース引出し層とを同時に形成する工程とを含むことを特20 徴とする半導体集積回路装置の製造方法。

【請求項9】前記第1導体層は、p型不純物を含む多結晶シリコン膜で形成され、前記第2導体層は、n型不純物を含む多結晶シリコン膜で形成されることを特徴とする特許請求の範囲第8項記載の半導体集積回路装置の製造方法。

【請求項10】前記npnバイポーラトランジスタのベース引出し層及びpnpバイポーラトランジスタのエミッタ引出し層を形成した後、前記p型不純物を前記主面上に導入させることによって、前記npnバイポーラトランジスタの外部ベース領域と前記pnpバイポーラトランジスタのエミッタ領域とを同時に形成する工程を含むことを特徴とする特許請求の範囲第9項記載の導体集積回路装置の製造方法。

【請求項11】前記npnバイポーラトランジスタのエミッタ引出し層及びpnpバイポーラトランジスタのベース引出し層中に導入されたn型不純物を前記主面上に導入することによって、前記npnバイポーラトランジスタのエミッタ領域と前記pnpバイポーラトランジスタの外部ベース領域とを同時に形成することを特徴とする特許請求の範囲第10項記載の半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、バイポーラトランジスタと相補型MOSFET(以下、CMOSと称す)とを同一の半導体基板上に集積してなる複合型半導体集積回路装置(以下、Bi-CMOSと称す)及びその製造方法に関する。

[0002]

【従来の技術】近年、Bi-CMOS分野では、微細化

に伴うMOSFETの耐圧の低下を防止するため、電源 電圧を低下させる方向にある。この電源電圧の低下は、 トーテムポール接続された2つのnpn型バイポーラト ランジスタをその出力段として有するBi-CMOSゲ - ト回路においては、ゲート遅延時間の増大を招き、C MOSゲート回路より高速であるというメリットが失わ れる。そこで、前記Bi-CMOSゲート回路の出力段 をnpnバイポーラトランジスタとpnpバイポーラト ランジスタとで構成することによって、低電圧動作時に おいても、CMOSゲート回路より高速性を保てる新規 な相補型Bi-CMOSゲート回路が、例えば、199 0年7月19日、「電子情報通信学会」発行の「IEICE TechnicalReport」第55頁~第60頁の石丸らの文献 により報告されている。さらに上記石丸らの文献には、 前記相補型Bi-CMOSゲート回路の高速性を十分に 引出すために、デバイス的なアプローチとして、前記相 補型Bi-CMOSゲート回路を構成するpnpバイポ ーラトランジスタをコレクタ領域にp+型埋込層を有す る縦型構造で構成する旨記載されている。

【0003】一方、1989年IEDM (Internationa 20 l Electron Device Meeting) pp903~905、に 記載の J. Warnockらの文献には、n型真性ベース領域 をとり囲むように形成されたn+型ポリシリコンからな るベース引出し層と、前記n型真性ベース領域中に設け られたp型エミッタ領域と、前記ベース引出し層上にオ ーバーラップするように設けられ、かつ、前記p型エミ ッタ領域に接続するp+型ポリシリコンからなるエミッ タ引出し層とを有する縦型 p n p バイポーラトランジス 夕が報告されている。このように、ベース及びエミッタ ン層を用いるバイポーラトランジスタは、ダブル、ポリ シリコン、セルファライン、トランジスタ(double-pol ysilicon-Self-aligned-transistor) とも呼ばれ、高集 積化及び高速化にすぐれる。

[0004]

【発明が解決しようとする課題】本発明者らは、相補型 Bi-CMOSのさらなる高速化、高集積化及び低プロ セスコスト化について検討した結果、以下の問題点を明 らかにした。

【0005】まず、高速化の観点から、相補型Bi-C 40 MOSゲート回路の遅延時間について検討した。前記遅 延時間とは、ある一定の負荷容量を充放電するために要 する時間を示す。

【0006】前記相補型Bi-CMOSゲート回路にお いては、そのコレクタが電源電位(Vcc)に接続され たnpnバイポーラトランジスタが関与するプルアップ 動作時の遅延時間と、そのコレクタが接地電位(GN D) に接続されたpnpバイポーラトランジスタが関与 するプルダウン動作時の遅延時間との平均値で遅延時間

4

路の高速化を図るためには、npnバイポーラトランジ スタの遅延時間とpnpバイポーラトランジスタの遅延 時間をバランスよく改善することが重要である。

【0007】しかしながら、pnpバイポーラトランジ スタは、多数キャリアであるホールの移動度がnpnバ イポーラトランジスタの多数キャリアである電子の移動 度に比べて約1/2と小さいため、例えば、上記従来技 術の石丸らのように、pnpバイポーラトランジスタを npnバイポーラトランジスタと同様に縦型構造で構成 10 しても、pnpバイポーラトランジスタの遮断周波数 f t は、npnバイポーラトランジスタの約1/2しか得 られない。この両バイポーラトランジスタの特性のアン バランスのため、相補型Bi-CMOSゲート回路の遅 延時間の改善、つまり高速化を十分に図れない。本発明 者らは、さらに、両バイポーラトランジスタの遮断周波 数ftのコレクタ電流依存性について詳細に検討した。 その結果を図4に示す。図4において、曲線Aは、np nバイポーラトランジスタの特性、曲線Bはpnpバイ ポーラトランジスタの特性を示す。尚、同図において両 バイポーラトランジスタは、同一のデザインルールに基 づいて設計された縦型バイポーラトランジスタである。 同図から明らかなように、pnpバイポーラトランジス タの遮断周波数 f t は、n p n バイポーラトランジスタ と比べ、高コレクタ電流領域において、5 〔GII1〕以 下と著しく劣化してしまうため、高速用途の相補型Bi - CMOSに十分に対応できない問題がある。

【0008】次に高集積化の観点から、相補型Bi-C MOSのnpn及びpnpバイポーラトランジスタの構 造について検討した。高集積化を図るためには、上述し 領域の引出し層として、それぞれに独立したポリシリコ 30 た従来技術の J. Warnockらのように、ベース及びエミ ッタ領域の引出し層として、それぞれ独立したポリシリ コン層を用いるダブル、ポリシリコン、セルファライ ン、トランジスタを用いることが有利である。しかしな がら、上記セルファライン、トランジスタは、そのエミ ッタ領域をベース引出し層でとり囲む構造となっている ため、前記ミッタ領域の面積が小さくなる。このため、 特にpnpバイポーラトランジスタでは、セルファライ ン構造を用いたことにより、遮断周波数ftは向上する ものの、エミッタ面積の縮小により、電流駆動能力が低 下する問題がある。

【0009】さらに本発明者らは、上記セルファライ ン、トランジスタを用いる相補型Bi-CMOSのプロ セスコストについて検討した。上記」、Warnockらのp npバイポーラトランジスタは、第1層目のポリシリコ ンでn型ベース引出し層を形成し、第2層目のポリシリ コンでp型のエミッタ引出し層をそれぞれ形成してい る。一方、通常のセルファラインnpnバイポーラトラ ンジスタは、第1層目のポリシリコンでp型のベース引 出し層を形成し、第2層目のポリシリコンでn型のエミ が決定される。つまり、相補型Bi-CMOSゲート回 50 ッタ引出し層を形成している。このため、両トランジス

タの引出し層の導電型が一致しないので、両トランジスタの引出し層を共通化することができないので、上記セルファライン、トランジスタを用いる相補型相補型Bi-CMOSのプロセスコストが増大する問題がある。

【0010】本発明は、上述した問題点を解決するためになされたものであり、本発明の一つの目的は、微細な面積で、高速なpnpバイポーラトランジスタを有する半導体集積回路装置の構造及びその製造方法を提供することにある。

【0011】本発明の一つの目的は、高速かつ高集積化が可能な相補型Bi-CMOSの構造及びその製造方法を提供することにある。

$[0\ 0\ 1\ 2]$

【課題を解決するための手段】本発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。

【0013】pnpバイポーラトランジスタを有する半 導体集積回路装置は、主面を有する半導体基板と、前記 主面上に設けられ前記pnpバイポーラトランジスタが 形成されるべき活性領域を囲むように設けられた分離酸 化層と、前記活性領域中に設けられた前記pnpバイポーラトランジスタのn型ベース領域と、前記分離酸化層 上に設けられかつ、前記n型ベース領域の周囲部上に延 在するエミッタ引出し層と、前記エミッタ引出し層に接 続され、かつ、前記分離酸化層に沿って前記n型ベース 領域のほぼ中央部を囲むように前記n型ベース領域の周 囲部中に設けられた前記pnpバイポーラトランジスタ のp型エミッタ領域と、前記p型エミッタ領域に囲まれ た前記n型ベース領域のほぼ中央部に接続されたベース 引出し層とを有する。

【 0 0 1 4 】また、相補型 B i - C M O S を有する半導 *30* 体集積回路装置は、主面を有する半導体基板と、前記主 面上に設けられ、かつ、pnpバイポーラトランジスタ が形成されるべき第1活性領域及びnpnバイポーラト ランジスタが形成されるべき第2活性領域を囲むように 設けられた分離酸化層と、前記第1活性領域中に設けら れた前記pnpバイポーラトランジスタのn型ベース領 域と、前記第1活性領域を囲む前記分離酸化層上に設け られ、かつ、前記n型ベース領域の周囲部上に延在する 第1エミッタ引出し層と、前記第1エミッタ引出し層に 接続され、かつ、前記分離絶縁層に沿って前記n型ベー 40 ス領域のほぼ中央部を囲むように前記n型ベース領域の 周囲部中に設けられた前記pnpバイポーラトランジス 夕のp型エミッタ領域と、前記第1エミッタ引出し層上 に延在し、かつ、前記p型エミッタ領域に囲まれた前記 n型ベース領域のほぼ中央部に接続する第1ベース引出 し層と、前記第2活性領域中に設けられた前記npnバ イポーラトランジスタのp型ベース領域と、前記p型ベ ース領域のほぼ中央部に設けられたn型エミッタ領域 と、前記n型エミッタ領域を囲むように設けられ、か つ、前記p型ベース領域の周囲部に接続する第2ベース *50*

引出し層と、前記第2ベース引出し層上に延在し、かつ、前記n型エミッタ領域に接続する第2エミッタ引出 し層とを有する。

6

【0015】また、前記相補型Bi-CMOSを有する 半導体集積回路装置の製造方法は、前記pnpバイポー ラトランジスタの第1エミッタ引出し層と前記npnバ イポーラトランジスタの第2ベース引出し層とを第1の 共通導体層により形成する工程と、前記pnpバイポー ラトランジスタの第1ベース引出し層と前記npnバイポー ラトランジスタの第2エミッタ引出し層とを第2の 共通導体層により形成する工程とを含む。

[0016]

【作用】上述した本発明によれば、pnpバイポーラトランジスタをエミッタ領域を活性領域の周囲に形成したので、前記活性領域(素子形成領域)の面積を大きくせず、実効的なエミッタ面積を大きくできるので、微細な面積で、高速なpnpバイポーラトランジスタを有する半導体集積回路装置が達成できる。

【0017】また、上記pnpバイポーラトランジスタを相補型Bi-CMOSに適用することによって、pnpバイポーラトランジスタの高電流領域の遮断周波数ftの低下をnpnバイポーラトランジスタより小さくおさえることができるので、微細な面積で高速な相補型Bi-CMOSを有する半導体集積回路装置が達成できる。

【0018】また、前記pnpバイポーラトランジスタのエミッタ引出し層と前記npnバイポーラトランジスタのベース引出し層を共通化し、さらに、前記pnpバイポーラトランジスタのベース引出し層と前記npnバイポーラトランジスタのエミッタ引出し層を共通化したので、相補型Bi-CMOSを有する半導体集積回路の製造プロセスを簡略化でき、プロセスコストの低減が図れる。

[0019]

【実施例】以下、本発明の実施例を図面を用いて具体的 に説明する。

【0020】なお、実施例を説明するための全図において同一機能を有するものには同一符号をつけ、その繰り返しの説明を省略する。

【0021】本発明の実施例の説明に先だって、まず、本発明が適用される好的な対象物として、高速性、低消費電力性を合せ持つBi-CMOSスタティック、ランダム、アクセス、メモリ(以下、Bi-CMOS SRAMと言う)の概要を説明する。 本発明が適用される Bi-CMOS SRAMの回路構成は、例えば、アドレス回路、タイミング回路などの周辺回路にBi-CMOS複合スイッチング回路が用いられ、メモリセルにフルCMOS構造からなるフリップフロップ型メモリセルが使用される。

【0022】図1は、本発明が適用されるBi-CMO

S SRAMの周辺回路部のワード線ドライバ回路WD 1, WD 2, WD 3 とメモリセル1 2 1 (MC 1 1, M C12)の回路構成の一例を示す回路図である。同図に 示すように、周辺回路部110のワード線ドライバ回路 WD2は、npnバイポーラトランジスタQ1及びpn pバイポーラトランジスタQ2からなる相補型バイポー ラ、PチャネルMOSFETM1, nチャネルMOSF ETM 2, 抵抗 R 1, R 2, とによって構成される。バ イポーラトランジスタQ1, Q2はトーテムポール接続 されて、プッシュプル動作を行ない、前記MOSFET M1, M2とで構成されるCMOS前段駆動回路の出力 段を構成する。つまり、前記ワード線ドライバ回路は、 相補型Bi-CMOS複合スイッチング回路を構成して いる。尚、同図中、X1~X3は、内部アドレス信号を 示す。メモリセルアレイ部120には、多数のメモリセ ル121が行方向と列方向のマトリックス状に配置され ている。

【0023】各メモリセル121には、複数のメモリセ ル121から所定のメモリセルを選択するためのワード 線Wと相補データ線D,Dバーが接続されている。図1 及び図2に示すように、複数のワード線W1, W2…と 複数の相補データ線D1, D1バー, D2, D2バー… が互いに直交するように形成される。図示しないが、相 補データ線D、Dバーは、カラムスイッチを介してセン スアンプ及び出力回路に接続されている。1つのメモリ セル121は、各々の入力と出力がクロスカップルされ た第1CMOS (M11, M13) 及び第2CMOS (M12, M14) と、前記相補データ線D1, D1バ -と前記第1及び第2CMOSのそれぞれ出力との間に 接続されたトランスファスイッチとしてのnチャネルM 30 な構造を有する。 OSFETM15, M16とを含む。また、前記第1及 び第2CMOSは、電源電位Vcc(例えば、3V)と 接地電位GND(例えば、OV)とにそれぞれ接続され ている。すなわち、メモリセル121は、フリップフロ ップ型保持回路を構成している。

【0024】図2は、上記周辺回路部110とメモリセ ルアレイ部120との平面的なレイアウト配置を部分的 に示している。尚、図1及び図2に示すワード線ドライ バWD1~WD6は、インバータ回路で、その出力段ト ランジスタがバイポーラトランジスタであることを、イ 40 ンバータの論理記号におけるその出力部分を黒く塗りつ ぶすことによって示す。

【0025】図3は、本発明が適用されるBi-CMO SSRAMのチップレイアウトを示す。同図に示すよ うに、Bi-CMOS SRAM100は、単一の半導 体基板200上に形成される。この基板200の面積の 大部分は、メモリセルアレイ部120によって占められ ている。それぞれのメモリセルアレイ部120は、複数 のメモリマットとして分割形成され、各分割メモリアレ イ部120の周囲には、周辺回路部110が配置されて 50 ランジスタである。さらに、このバイポーラトランジス

8

いる。さらに、周辺回路部110の外側には、外部イン ターフェースと信号の入出力をとり行うための、端子パ ッド(ボンディングパッド)101が配置されている。 周辺回路部110は、ワード線デコーダ及びドライバ回 路部111、データ線プルアップ回路部113、データ 線デコーダ及び選択スイッチ回路部112等を含む。ま た、図示しないが、各端子パッド101と周辺回路部1 10との間には、各端子パッド101に対応する入出力 回路が設けられている。

【0026】このように、SRAMの周辺回路にBi-CMOS型の論理回路を用いることによって、SRAM の高速化と低消費電力化を同時に達成している。また、 Bi-СMOS複合スイッチング回路の出力段トランジ スタとして、相補型バイポーラトランジスタを用いるこ とによって、電源電圧が3V程度と低くなった場合で も、高速性をCMOS以上に保ことが可能となってい る。

【0027】図5及び図6は、本発明の実施例である相 補型Bi-CMOS SRAM100の要部平面図及び 要部断面図がそれぞれ示されている。ここでは、前記図 1~3に示した周辺回路部110のワード線ドライバ回 路WD2を構成するnpnバイポーラトランジスタQ 1、pnpバイポーラトランジスタQ2、pチャネルM OSFETM1及びnチャネルMOSFETM2のみを 示すこととする。また、前記メモリセルアレイ部120 の各メモリセルを構成するnチャネルMOSFETM1 1、M12、M15、及びM16、pチャネルMOSF ETM13及びM14は、前記nチャネルMOSFET M2及びpチャネルMOSFETM1と、それぞれ同様

【0028】図5及び図6に示すように、相補型Bi-CMOSは、n-型シリコンからなる半導体支持基板1 と、その上部に設けられた酸化珪素膜のような絶縁層2 と、更に前記絶縁層2上に設けられたn-型単結晶シリ コン層3からなるSOI(Silicon On Insulator)基板20 0上に形成されている。

【0029】上記n-型シリコン層3上には、n-型単 結晶シリコンからなるエピタキシャル層4が形成され、 前記シリコン層3とエピタキシャル層4の間には、n+ 型半導体領域からなるn+型埋込層5A、5B及びp+ 型半導体領域からなるp+型埋込層6A、6Bがそれぞ れ設けられている。前記相補型Bi-CMOSを構成す るnpnバイポーラトランジスタQ1は、形成領域NP NのSOI基板200上に形成される。バイポーラトラ ンジスタQ1は、主に前記エピタキシャル層4の主面上 に設けられたn+型半導体領域からなるエミッタ領域3 7と、p型半導体領域からなる真性ベース領域35と、 n型半導体領域(n-well)からなるコレクタ領域 7Aとで構成される、いわゆる縦型npnバイポーラト

タQ1は、コレクタ直列抵抗を低減するための前記n+ 型埋込層 5 A とコレクタ電位を表面から取り出すための n +型半導体領域からなるコレクタ引上げ領域13とを 含む。このコレクタ引上げ領域13には、コレクタ電極 42(NC)が絶縁膜41,24に設けられた開口部を 介して接続されている。さらにバイポーラトランジスタ Q1は、前記真性ベース領域35に接続されたp+型半 導体領域からなる外部ベース領域32Aと、前記外部ベ -ス領域に接続されたp+型多結晶シリコン層からなる ベース引出し層28Aと、前記エミッタ領域37に接続 されたn+型多結晶シリコン層からなるエミッタ引出し 層40Aとを含む。前記外部ベース領域32A及びベー ス引出し層28Aは、前記真性ベース領域32及びエミ ッタ領域37を取り囲むように形成される。前記ベース 引出し層28Aとエミッタ引出し層40Aは、前記ベー ス引出し層28Aの側部に自己整合で設けられた絶縁層 からなるサイドウォールスペーサ33及び前記ベース引 出し層28Aの上部に設けられた絶縁膜29Aによっ て、電気的に分離酸化層されている。前記ベース引出し 層28A及びエミッタ引出し層40Aには、絶縁膜29 A、41に設けられた開口部を介して、ベース電極42 (NB)及びエミッタ電極42(NE)がそれぞれ接続 されている。前記エミッタ、ベース及びコレクタ電極4 2 (NE), 42 (NB), 42 (NC) のそれぞれ は、第1層目配線形成工程により設けられ、例えば、ア ルミニウム層または、Cu,Siなどの不純物が添加さ れたアルミニウム合金層で形成される。このように、バ イポーラトランジスタQ1は、ダブルポリシリコン・セ ルファライン構造を有する。尚、図5の領域NPN内に おいて、点線は、ベース引出し層28Aのパターン、一 30 点鎖線はエミッタ引出し層40Aのパターン、斜線部 は、後に説明するU溝アイソレーション領域9のパター

【0030】バイポーラトランジスタQ1は、その周囲をフィールド絶縁膜12Aと、前記シリコン層3及びエピタキシャル層4中に埋込形成された絶縁膜10及び多結晶シリコン11からなるU溝アイソレーション領域9とによって囲まれ、他の能動素子(例えば、pチャネルMOSFETM1)と電気的に分離されている。フィールド絶縁膜12Bは、前記ベース領域32A、35と、前記コレクタ引出し領域13を分離するために設けられている。

ンをそれぞれ示している。

10

ジスタQ2は、前記トランジスタQ1と同様な目的で、 p+型埋込層6Aと、p+型半導体領域からなるコレク タ引上げ領域14とを含む。このコレクタ引上げ領域1 4には、コレクタ電極42 (PC) が絶縁膜41、24 に設けられた開口部を介して、接続されている。さらに バイポーラトランジスタQ2は、前記真性ベース領域2 7に接続されたn+型半導体領域からなる外部ベース領 域(ベースコンタクト領域)38と、前記外部ベース領 域38に接続されたn+型多結晶シリコン層からなるべ - ス引出し層40Bと、前記エミッタ領域32Bに接続 されたp+型多結晶シリコン層からなるエミッタ引出し 層28日とを含む。前記エミッタ領域32日は、フィー ルド絶縁膜12A、12Bに沿ってリング状に形成され る。言い換えれば、前記エミッタ領域32Bは、前記フ イールド絶縁膜12A、12Bによって規定される活性 領域の周囲に形成される。前記エミッタ引出し層28B は、その一端が前記エミッタ領域32Bと同様に活性領 域の周囲に前記外部ベース領域38を取り囲むように形 成され、かつ、その他端が前記フィールド絶縁膜12 A、12B上に延在する。前記エミッタ引出し層28B とベース引出し層40Bは、前記エミッタ引出し層28 Bの側部に自己整合で設けられた絶縁層からなるサイド ウォールスペーサ33と、前記エミッタ引出し層28B 上に設けられた絶縁膜29Bによって電気的に分離され ている。前記エミッタ引出し層28B及びベース引出し 層40Bには、絶縁膜29B、41に設けられた開口部 を介して、エミッタ電極42 (PE) 及びベース電極4 2 (PB) がそれぞれ接続されている。前記エミッタ、 ベース及びコレクタ電極42(PE)、42(PB)、 42 (PC) のそれぞれは、前記トランジスタQ1と同 様に、第1層目配線形成工程のアルミニウム層またはア ルミニウム合金層で形成される。このようにバイポーラ トランジスタQ2はトランジスタQ1と同様にダブルポ リシリコン・セルファライン構造を有するが、エミッタ 引出し層を第1層目のポリシリコン層で形成し、ベース 引出し層を第2層目のポリシリコン層で形成している。 つまり、トランジスタQ2のエミッタ引出し層32B と、トランジスタQ1のベース引出し層32Aは、同一 製造工程により形成された共通のp+型導電層で構成さ 40 れる。同様にベース引出し層40Bとエミッタ引出し層 40 Aは、同一製造工程により形成される共通のN+型 導電層で設けられる。尚、図5の領域PNP内におい て、点線はエミッタ引出し層28Bのパターン、一点鎖 線は、ベース引出し層40Bのパターン、斜線部は、U 溝アイソレーション領域のパターンをそれぞれ示してい る。バイポーラトランジスタQ2は、その周囲をフィー ルド絶縁膜12Aと、前記U溝アイソレーション領域9 とによって囲まれ、他の能動素子(例えば、nチャネル MOSFETM2)と電気的に分離されている。前記真 タQ1, Q2のエミッタ、ベース及びコレクタ電極と同

12

両者を分離するためのフィールド絶縁膜12Bが形成さ れている。上述したpnpバイポーラトランジスタの構 成によれば、多結晶シリコンによりベース、エミッタ引 出し層を形成しているので、縦方向に浅い接合を信頼性 良く実現できるので、真性の遮断周波数 f t を大きくす ることができ、かつ、エミッタ領域を活性領域の周囲に 形成したので、エミッタ領域を活性領域の中央に形成す る従来のバイポーラトランジスタに比べて、実効的なエ ミッタ面積を大きくすることができる。従って、同一の エミッタ面積を得ようとすれば、本発明のpnpバイポ ーラトランジスタは、必要な活性領域の面積を小さくす ることができるので、集積回路装置の高集積化が可能と なる。また、本発明のpnpバイポーラトランジスタを 図1に示すような相補型Bi-CMOS複合スイッチン グ回路WD2の出力段に適用することによって、npn バイポーラトランジスタとpnpバイポーラトランジス タの特性のアンバランスを改善することができる。この 理由は、本発明のpnpバイポーラトランジスタは、上 述したように、エミッタ面積を大きくできる結果、図4 の曲線B′に示すように、遮断周波数ftが最大となる 時のコレクタ電流をnpnバイポーラトランジスタのそ れに比べて、約3倍大きくできるためである。相補型B i-CMOS回路では、パルス応答時に負荷容量を充放 電する大きな電流が流れるが、本発明の相補型Bi-C MOSは、大電流領域での遮断周波数ftの向上が図れ るのでゲート延在時間の改善が大きく図れ、高速化を達 成できる。

【0032】 pチャネルMOSFETM1は、形成領域 PMOSのSOI基板200に設けられている。より具 体的には、p チャネルMOSFETM1は、前記n-型 30 合金層からなる配線層44(Vcc)が接続されてい エピタキシャル層4中に形成されたn型半導体領域(n -well)7Bの主面部に設けられる。pチャネルM OSFETM1は、主に、n型不純物を含むn型多結晶 シリコン層16Aと高融点金属シリサイド層16Bの積 層膜からなるゲート電極18Bと、p+型半導体領域か らなる高濃度ソース・ドレイン領域23と、ゲート絶縁 膜15とで構成されている。pチャネルMOSFETM 1は、さらに、前記高濃度ソース・ドレイン領域23よ りも不純物濃度の低いp-型半導体領域からなる低濃度 ソース・ドレイン領域20を含み、いわゆるLDD(Lightl 40y-Doped-Drain)構造をなしている。さらに前記n型半導 体領域7Bとシリコン層3との間には、n型半導体領域 の抵抗値を低減するためのn+型埋込層5Bが、設けら れている。前記ゲート電極18Bの上面には、絶縁膜1 7が被覆されている。また、そのゲート電極18Bの側 面には、絶縁膜からなるサイドウォールスペーサ21が 設けられている。さらに前記ソース・ドレイン領域23 には、絶縁膜24、41に設けられた開口部を通して、 ソース・ドレイン電極42が接続されている。これらソ -ス・ドレイン電極42は、前記バイポーラトランジス *50*

一工程で形成される。 【0033】nチャネルMOSFETM2は、形成領域 NMOSのSOI基板200上に設けられ、より具体的 には、前記n-型エピタキシャル層4中に形成されたp 型半導体領域(p-well)8Bの主面部に設けられ る。nチャネルMOSFETM2は、前記pチャネルM OSFETM1と同様に、n型多結晶シリコン層16A 及び高融点金属シリサイド層16Bからなるゲート電極 18Aと、n+型半導体領域からなる高濃度ソース・ド レイン領域22と、ゲート絶縁膜15とで構成され、さ らに、n-型半導体領域からなる低濃度ソース・ドレイ ン領域19と含み、いわゆるLDD構造をなしている。 さらに、前記p型半導体領域8Bとシリコン層3との間 には、前記p型半導体領域8Bの抵抗値を低減するため の p +型埋込層 6 B が形成されている。前記ソース・ド レイン領域22には、前記pチャネルMOSFETと同 様に、ソース・ドレイン電極42が接続されている。前 記pチャネル及びnチャネルMOSFETM1, M2 は、ダブルウェル(n-well7B, p-well8B) 構造によるPN接合及びフィールド絶縁膜12Aに より、互いに電気的に分離され、さらに、p+型埋込層 6 B 及び n + 型埋込層 5 B の採用によりラッチアップ耐 性を向上している。また、前記npnバイポーラトラン ジスタQ1のコレクタ電極42 (NC)及び前記pチャ ネルMOSFETM2の一方のソース・ドレイン電極4 2には、層間絶縁膜43に設けられた開口部を介して、 第2層目配線工程により形成されたアルミニウム層ある いは、Cu,Si等の不純物が添加されたアルミニウム る。前記配線層44(Vcc)には、例えば、3Vの電 源電位が印加されている。また、前記pnpバイポーラ トランジスタQ2のコレクタ電極42(PE)及び前記 nチャネルMOSFETM1の一方のソース・ドレイン 電極42には、前記同様に配線層44(GND)が接続 されている。前記配線層44(GND)には、例えば、 OVの接地電位が印加されている。前記配線層44(V cc), 44 (GND) 上を含むSOI基板200上全

【 0 0 3 4 】 このように、周辺回路部 1 1 0 は、B i -CMOSで構成される。また、ここでは、図1に示した ワード線ドライバ回路WD 2 を構成するバイポーラトラ ンジスタ及びMOSFETのみを示したが、ワード線ド ライバ回路WD1,WD3等も、図5、図6に示した構 造と同様であることは言うまでもない。図5、図6に示 したBi-CMOS構造を利用して、ECL等のバイポ ーラ論理ゲート、CMOSインバーター等の種々の回路 も構成することができる。

面上には、ファイナルパッシベーション膜としての絶縁

膜45が被覆形成されている。

【0035】次に、図5及び図6に示した相補型Bi-

CMOSの具体的な製造方法について、図7~図17 (製造工程毎に示す要部断面図)を用いて説明する。

【0036】まず、図7に示すように、ウェーハ粘り合 せ技術等によりn-型シリコンからなる半導体支持基板 1と、その上部に設けられたSіО2膜のような絶縁層 2と、前記絶縁層2上に設けられたn-型多結晶シリコ ン層3からなるSOI基板200を準備する。次に、n 型不純物を形成領域NPN及び形成領域PNOSの前記 シリコン層3の主面部に選択的に導入する。前記n型不 純物は、例えば10¹⁵ [atoms/c m²] 程度の不純物濃 10 度のアンチモン(Sb)を使用する。次にp型不純物を形 成領域PNP及び形成領域NMOSのシリコン層3の主 面部に選択的に導入する。前記 p型不純物は、例えば1 0¹³ [atoms/c m²] 程度の不純物濃度のホウ素 (B) を使用する。次に、前記n型、p型不純物に熱拡散処理 を施し、シリコン層3中に引伸し拡散を施すことによっ て、n+型埋込層5A,5B及びp+型埋込層8A,8 Bをそれぞれ形成する。次にシリコン層3の主面上に、 n-型エピタキシャル層4を成長させる。n-型エピタ キシャル層4は、単結晶シリコンで形成され、3〔Ω・ cm〕程度の抵抗値を有する。n-型エピタキシャル層 4 は、例えば、1. 2 〔μm〕程度の膜厚で形成され る。このn-型エピタキシャル層4の成長により、前記 n+型埋込層5A, 5B及びp+型埋込層6A, 6Bを 形成するn型及びp型の不純物の一部がn-型エピタキ シャル層4の下部に拡散されるので、前記n-型単結晶 シリコン層3とn-型エピタキシャル層4の界面は、図 7中の一点鎖線Lepilで示される。また、n-型工 ピタキシャル層4の上面は一点鎖線Lepi2で示され る。次に、形成領域NPN及び形成領域pMOSのn- 30 型エピタキシャル層4の主面部に、n型不純物を選択的 に導入する。前記n型不純物は、例えば1012〔atoms/ cm²〕程度の不純物濃度のリン(p)を使用し、12 0~130 (KeV) 程度のエネルギのイオン打込法で 導入する。次に、形成領域PNP及び形成領域NMOS のn-方エピタキシャル層4の主面部に、p型不純物を 選択的に導入する。前記p型不純物は、例えば10 12 〔atoms/c m²〕程度の不純物濃度のフッ化ホウ素 (BF₂) 又はホウ素 (B) を使用し、50~70 (K e V〕程度のエネルギのイオン打込み法で導入する。前 40 記I価のホウ素(B)を使用する場合は、打込みエネル ギーを100~140 [KeV] に設定するのがよい。 次に、高温度の熱拡散処理を施し、n-型エピタキシャ ル層4に導入された前記n型不純物の夫々に引き伸し拡 散を施し、n型半導体領域(n-well)7A,7B 及びp型半導体領域8A,8Bの夫々を形成する。前記 熱拡散処理は、例えば1100~1300〔℃〕程度の 高温度のN2雰囲気中で約20~40分行なう。前記n 型半導体領域7Aは、npnバイポーラトランジスタQ 1の真性コレクタ領域として使用される。また、前記 p 50 ばリン (P) が導入される。

14

型半導体領域8Aは、pnpバイポーラトランジスタQ 2の真性コレクタ領域として使用される。次に、例えば RIE(Reactive Ion Etching)等の異方性エッチングによ り、形成領域NPN及びPNPを囲む領域に、前記絶縁 膜2に達するU溝を形成する。次に前記U溝内の露出す るシリコン面を熱酸化することによってSiO2膜から なる絶縁膜10を形成する。この後、例えば、CVD(Chem ical Vaper Deposition)法及びエッチング技術を用い、 多結晶シリコン11を前記U溝内に埋込み形成すること によって、U溝アイソレーション領域9を形成する。次 に前記U溝アイソレーション領域上及び形成領域NP N, PNPの所定の領域の前記エピタキシャル層4の主 面を選択的に熱酸化することによって、SiO2膜から なるフィールド絶縁膜12A,12Bをそれぞれ形成す る。前記フィールド絶縁膜12A, 12Bは、1000 〔℃〕程度の高温度のスチーム酸化法により形成し、6 00 [nm] 程度の膜厚で形成する。このように、相補 型Bi-CMOSが形成されるべき下地としての基板が 完成する。

【0037】次に、図8に示すように、n型半導体領域 7A中に高濃度のn型不純物、例えばリン(p)を導入 する。次に、p型半導体領域8A中に高濃度のp型不純 物、例えばホウ素(B)を導入する。次に先に導入され たn型及びp型不純物に、例えば1000〔℃〕程度の 高濃度で30分程度の熱処理を施こすことによって、前 記n+型埋込層5A及びp+型埋込層6Aにそれぞれ接 触するように、n+型コレクタ引上げ領域13及びp+ 型コレクタ引上げ領域14を形成する。また、図示しな いが、この後、n型半導体領域7B及びp型半導体領域 8Bの主面部には、しきい値電圧Vth調整用の不純物 が導入される。前記Vth調整用の不純物としては、例 えば2×10¹² (atoms/c m²) 程度の不純物濃度のホ ウ素(B)が使用され、60 [KeV]程度のエネルギ のイオン打込み法で導入される。このVth調整用の不 純物の導入により、nチャネルMOSFETM2のしき い値電圧は、例えば0.6[V]に調整され、pチャネ ルMOSFETM1のしきい値電圧は、例えば、-0. 6 [V] に調整される。

【0038】次に、図9に示すように、n型半導体領域 7A,7B及びp型半導体領域8A,8Bの夫々の主面 上に、SiO2膜からなるゲート絶縁膜15を形成す る。このゲート絶縁膜15は、例えば800~900 〔℃〕程度の高温度のスチーム酸化法で形成し、15~ 25 [nm] 程度の膜厚で形成する。次に、ゲート絶縁 膜13上及びフィールド絶縁膜12A,12B上を含む 基板200の全面上に多結晶珪素膜16Aを形成する。 多結晶珪素膜16Aは、CVD法で堆積させ、100 [nm]程度の膜厚で形成する。多結晶珪素膜16Aに は、熱拡散法により、抵抗値を低減するn型不純物例え

【0039】次に、前記多結晶珪素膜16A上に金属シ リサイド膜16B例えばWSi₂膜を形成する。この金 属シリサイド膜16Bは、例えばCVD法又はスパッタ 法により堆積し、150 [nm] 程度の膜厚で形成す る。次に、前記金属シリサイド膜16B上の全面に絶縁 膜17を形成する。この絶縁膜17は、CVD法で堆積 した酸化珪素膜で形成する。絶縁膜17は、例えば10 0~200 [nm] 程度の膜厚で形成する。次に、前記 絶縁膜17、金属シリサイド膜16B、多結晶珪素膜1 6Aの夫々を所定の形状に順次エッチングし、Pチャネ 10 化されるとともに、前記低濃度ソース・ドレイン領域1 ルMOSFETM1のゲート電極18A及びnチャネル

MOSFETM2のゲート電極18Bをそれぞれ形成す る。前記エッチングは、フォトリソグラフィ技術で形成 したエッチングマスク(フォトレジスト膜)を使用し、 RIE等の異方性エッチングで行う。次に前記ゲート電 極18Aから露出する前記p型半導体領域8Bの主面部 に n 型不純物を導入する。この n 型不純物は、例えば 1 ×10¹³ 〔atoms/cm²〕程度の不純物濃度のリン (P)を使用し、50 (KeV) 程度のエネルギのイオ ン打込み法で導入する。このn型不純物は、ゲート電極 20 18Aに対して自己整合で導入され、比較的低不純物濃 度で導入されるので、nチャネルMOSFETM2をL DD構造で形成することができる。このn型不純物の導 入により、n型半導体領域からなるnチャネルMOSF ETM2の低濃度ソース・ドレイン領域19が形成され る。次に、前記ゲート電極18Bから露出する前記n型 半導体領域7Bの主面部にp型不純物を導入することに より、pチャネルMOSFETM1の低濃度ソース・ド レイン領域20を形成する。このp型不純物は、例え ば、1×10¹³ [atoms/c m²] 程度のフッ化ホウ素 *30*

【0040】次に、図10に示すように、前記ゲート電 極18A、18Bの夫々の側部に、サイドウォールスペ ーサ21を形成する。前記サイドウォールスペーサ21 化珪素膜を堆積した膜厚に相当する分、RIE等の異方 性エッチングを施こすことにより形成することができ る。サイドウォールスペーサ21の酸化珪素膜は無機シ ランガス及び酸化窒素ガスをソースガスとするCVD法 で形成する。この酸化珪素膜は例えば400~500 [nm] 程度の膜厚で形成する。このサイドウォールス ペーサ21のゲート長方向(チャネル長方向)の長さは約 250~300 [nm] 程度で形成される。

(BF2)を使用し、40KeV程度のエネルギのイオ

ン打込み法により導入される。このp型不純物は、ゲー

ト電極18Bに対して自己整合で導入される。前記低濃

度ソース・ドレイン領域20の形成により、pチャネル

MOSFETM1をLDD構造で形成することができ

る。

【0041】また、前記異方性エッチングにより、前記 ゲート電極18A,18Bの夫々から露出するゲート絶 50 を形成する。次に、前記レジストマスク25を不純物導

16

縁膜15の一部及びバイポーラトランジスタの形成領域 のゲート絶縁膜がオーバーエッチングされ、除去され る。このとき、前記除去されたゲート絶縁膜の下地とな っているn-well7B及びp-well8Bの主面 部のシリコン層も、少量オーバーエッチングされる。前 記サイドウォールスペーサ21を形成後、不活性ガス (例えばアルゴンガス)雰囲気中で、800 [℃] 程度 の熱処理が施こされる。前記熱処理により、前記サイド ウォールスペーサ21を構成する酸化シリコン膜が致密 9,20を活性化させ、前記オーバーエッチングによる シリコン層のダメージを回復させる。

【0042】次に、前記ゲート電極18A及びサイドウ ォールスペーサ21から露出するp-we118Bの主 面部にn型不純物を導入する。このn型不純物は、ゲー ト電極18A及びサイドウォールスペーサ21に対して 自己整合で導入される。このn型不純物は、例えば10 ¹⁵~10¹⁶ [atoms/c m²] 程度の不純物濃度のヒ素 (As)を使用し、70~90 (KeV) 程度のエネル ギのイオン打込み法で導入する。前記n型不純物の導入 により、nチャネルMOSFETM2の高濃度ソース・ ドレイン領域22が形成される。次に、前記ゲート電極 18B及びサイドウォールスペーサ21から露出するn -well17Bの主面にp型不樹物を導入することによ り、pチャネルMOSFETM1の高濃度ソース・ドレ イン領域23を形成する。前記p型不純物は、例えば、 1 0¹⁵~1 0¹⁶ 〔atoms/c m²〕程度の不純物濃度のフ ッ化ホウ素 (BF₂) を用い、70~90 [KeV] 程 度のエネルギのイオン打込み法で導入する。前記p型不 純物は、前記ゲート電極18B及びサイドウォールスペ -サ21に対し、自己整合で導入される。

【0043】次に、前記導入されたn型不純物及びp型 不純物の夫々に熱処理を施すことにより、イオン打込み によるダメージを回復させるとともに、前記不純物を活 性化させる。前記熱処理は、例えば900~1000 〔℃〕程度の高温度で、約10分行う。

【0044】次に、図11に示す例えばCVD法によ り、SOI基板の全面上に膜圧0.2〔μm〕程度のS i O₂膜からなる絶縁膜24を形成する。その後、例え は、基板200の全面上に酸化珪素膜を堆積し、この酸 40 ば希フッ酸のようなウェットエッチング液を用いて、形 成領域PNP,NPNの所定の部分の前記絶縁膜24を 選択的にエッチングすることにより、pnpバイポーラ トランジスタQ2及びnpnバイポーラトランジスタQ 1のベース、エミッタ領域がそれぞれ形成されるべき、 p-well8A及びn-well7Aの主面部を露出 させる。

> 【0045】次に、図12に示すように、通常のフォト リソグラフィー及びエッチング技術により、前記p-w e 1 1 8 A の主面部に開口を有するレジストマスク 2 5

入のマスクとして、n型不純物26を前記p-we11 8 Aの主面部に導入することによって、 p n p バイポー ラトランジスタQ2の真性ベース領域27を形成する。 前記n型不純物26は、例えば、10¹⁴ [atoms/c m²〕程度の不純物濃度のヒ素(As)を用い、30 〔KeV〕程度のエネルギのイオン打込み法で導入す る。

【0046】この時、実質的にpnpバイポーラトラン ジスタの真性ベースとなる領域は、前記真性ベース領域 27の周辺部(フィールド絶縁膜12Aとの界面部付 近)であるが、前記n型不純物のヒ素は、SiO2/S i 界面においてSi側に偏析するので、真性ベース領域 の不純物濃度の低下がない。この結果、エミッターベー ス間耐圧BVCEOを高めることが可能である。

【0047】その後、前記レジストマスク25は、除去 する。

【0048】次に、前記露出したp-well8A及び n-wcll7Aの主面上及び前記絶縁膜24上を含む SOI基板200の全面上に、多結晶シリコン相27を 形成する。前記多結晶シリコン層28は、例えばCVD 法で堆積させ、200[nm]程度の膜圧で形成する。 その後、前記多結晶シリコン層28に、例えば、ホウ素 (B) のような p 型不純物をイオン打込み法によりドー プする。前記p型不純物のイオン打込み条件は、例え **ば、10〔K c V〕程度の打込みエネルギー、5×10** ¹⁵ (atoms/c m²) 程度のドーズ量である。次に前記多 結晶シリコン層28上に、酸化珪素膜からなる絶縁膜2 9を形成する。この絶縁膜29は、例えばCVD法によ って堆積され、100~200 [nm] 程度の膜厚ので 形成する。次に、前記絶縁膜29上に所定パターンのマ 30 スク30を形成する。前記マスク30は、通常のフォト リソグラフィー及びエッチング技術で形成したレジスト マスクを使用する。前記マスク30のパターンは、np nバイポーラトランジスタQ1のベース引出し層及びp n p バイポーラトランジスタQ2のエミッタ引出し層を 構造化するために設けられる。

【0049】次に、前記マスク30をエッチングマスク として、前記絶縁膜29及び多結晶シリコン層28を順 次エッチングすることによって、図14に示すように、 npnバイポーラトランジスタQ1のベース引出し層2 8A及びpnpバイポーラトランジスタQ2のエミッタ 引出し層28Bを同時に形成する。前記エッチングは、 例えばRIE等の異方性エッチングを使用する。尚、前 記絶縁膜29は、前記エッチングにより、前記ベース引 出し層28A及びエミッタ引出し層28Bと同様なパタ 一ンを有し、絶縁膜29A及び29Bとしてそれぞれ構 造化される。このように、npnバイポーラトランジス タのベース引出し層とpnpバイポーラトランジスタの エミッタ引出し層とを同一の製造工程で形成された同一

18

低減が可能である。次に、例えば900〔℃〕程度で1 0分間の熱処理を基板に施こすことによって、前記ベー ス引出し層28A及びエミッタ引出し層28Bに導入さ れたp型不純物をn-well17A及びベース領域27 中にそれぞれ熱拡散させる。前記熱処理によって、前記 n-well(真性コレクタ)7A中に、npnバイポ ーラトランジスタQ1のp+型半導体領域からなる外部 ベース領域32Aを形成すると同時に、前記ベース領域 27中に、pnpバイポーラトランジスタQ2のp+型 半導体領域からなるエミッタ領域32Bを形成する。次 に、例えばCVD法により、SOI基板200の全面上 にSiO2膜のような絶縁膜を形成した後、例えばRI E等の異方性エッチングにより前記絶縁膜を基板表面と 垂直方向にエッチングすることによって、前記ベース引 出し層28A及びエミッタ引出し層28Bの側部にサイ ドウォールスペーサ33をそれぞれ形成する。前記サイ ドウォールスペーサ33は、前記ベース引出し層28A 及びエミッタ引出し層28Bに対して自己整合で形成さ れる。

【0050】前記サイドウォールスペーサ33の形成に より、バイポーラトランジスタQ1のエミッタ領域が形 成されるべき領域を規定する開口OP1と、バイポーラ トランジスタQ2の外部ベース(ベースコンタクト)が 形成されるべき領域を規定する開口OP2とが形成され る。

【0051】次に、図15に示すように、p型不純物3 4を前記n-well7A中に導入することにより、p 型半導体領域からなるnpnバイポーラトランジスタQ 1の真性ベース領域35を形成する。前記p型不純物3 4は、例えば10¹³~10¹⁴〔atoms/c m²〕程度の不 純物濃度のホウ素(B)を用い、10~20 [KeV] 程度エネルギのイオン打込法で導入する。前記p型不純 物34の導入は、前記ベース引出し層28A及びその側 部に設けられたサイドウォールスペーサ33に対して自 已整合である。前記真性ベース領域35は、前記外部ベ -ス領域32Aに接続するように形成される。

【0052】次に、図16に示すように、前記開口〇P OP2で規定された領域を含むSOI基板200の 全面上に、多結晶シリコン層36を形成する。前記多結 40 晶シリコン層36は、例えば、CVD法で堆積し、30 0 [nm] 程度の膜厚で形成する。次に、例えば、ヒ素 (As) のようなn型不純物を前記多結晶シリコン層3 6中に、例えば、イオン打込み法により導入する。前記 イオン打込みの条件は、例えば、50〔KeV〕程度の エネルギで、1~2×10¹⁶ [atoms/c m²] 程度のド -ズ量である。次に例えば、900〔℃〕程度で、10 分間程度の熱処理を基板に施こすことによって、前記多 結晶シリコン層36に導入されたn型不純物を前記開口 **OP1,OP2により規定された領域にドライブイン拡** の導体層により構成することができるので、プロセスの *50* 散させる。このドライブイン拡散によって、n+型半導 体領域からなるnpnバイポーラトランジスタQ1のエミッタ領域37と、n+型半導体領域からなるpnpバイポーラトランジスタQ2の外部ベース(ベースコンタクト)領域38とを同時に形成する。次に、通常のフォトリソグラフィー及びエッチング技術により、前記多結晶シリコン層36上にレジストマスク39を選択的に形成する。

【0053】次に、図17に示すように、前記レジスト マスク39から露出する前記多結晶シリコン層をエッチ ング除去することによって、npnバイポーラトランジ 10 スタQ1のエミッタ引出し層40Aと、pnpバイポー ラトランジスタQ2のベース引出し層40Bとを同時に 形成する。このように、エミッタ引出し層40Aとベー ス引出し層40Bは、同一の製造工程により形成された 共通の導体膜により構成される。上述のような一連の製 造工程によりnpnバイポーラトランジスタQ1とpn pバイポーラトランジスタQ2は、実質的に完成する。 【0054】次に、図6に示すように、バイポーラトラ ンジスタQ1, Q2及びMOSFETM1, M2の各素 子上を含む前記SOI基板200の全面上に層間絶縁膜 20 41を形成する。前記層間絶縁膜41は、例えばCVD 法により形成されたSiO₂膜と、前記SiO₂膜上に設 けられ、CVD法で形成されたホウ素(B)及びリン (P)を含むSiО¤膜との二層構造膜で形成される。 次に、通常のフォトリソグラフィー及びエッチング技術 を用いて、前記層間絶縁膜41、及び絶縁膜24の夫々 を順次、選択的にエッチングすることにより、コレクタ 引上げ領域13,14、エミッタ引出し層40A,28 B、ベース引出し層28A,40B及び高濃度ソース・ ドレイン領域19,20の夫々に達する接続孔を形成す 30 る。前記接続孔を形成後、前記接続孔を通して、前記半 導体領域の夫々に、電気的に接続するコレクタ電極42 (NC), 42 (PC)、エミッタ電極42 (NE), 42 (PE)、ベース電極42 (NB), 42 (PB) 及びソース・ドレイン電極42を形成する。前記電極4 2の夫々は、例えばスパッタ法で堆積させたアルミニウ ム合金層で形成し、400~600 [nm] 程度の膜厚 で形成する。前記電極42と、されに接続される各半導 体領域との接触抵抗を低減する目的で、前記電極42と 各半導体領域の間に、プラチナシリサイド(PtSi) 膜等のシリサイド膜を設けてもよく、また、アロイ反応 を防止する目的でチタンナイトライド(TiN)等の導 電性セラミック膜を設けてもよい。次に、前記電極42 上を含むSOI基板200の全面上に層間絶縁膜43を 形成する。前記層間絶縁膜43は、例えばSOG(Spin-0n-Glass) 法で形成された 2 0 0 [nm] 程度の膜厚の SiO2膜と、例えば、プラズマCVD法で形成された 500~700 [nm] 程度の膜厚のSio₂膜との積層 膜で構成する。次に、通常のフォトリソグラフィー及び エッチング技術を用いて、前記層間絶縁膜43を選択的 50

20

にエッチングすることにより、前記電極42に達する接 続孔を形成する。前記接続孔を形成後、前記接続孔を通 して前記電極42に接続する配線層44を形成する。前 記配線層44は、例えばスパッタ法で形成されたアルミ ニウム合金層をフォトリソグラフィー及びエッチング技 術によりパターニングすることによって形成される。前 記配線層44には、例えば電源電位Vcc(3V)、接 地電位GND(0V)が印加され、バイポーラトランジ スタ及びMOSFETに動作電位が供給される。また、 前記配線層44は、種々の形状にパターニングされ素子 間を結線する配線層としても使用される。次に、前記配 線層44上を含む前記SOI基板の全面上に、パッシベ ーション膜45を形成する。パッシベーション膜45 は、シラン膜、窒化珪素膜、樹脂膜の夫々を順次積層し た複合膜で形成されている。前記パッシベーション膜4 5の下層のシラン膜は150~250 [nm] 程度の膜 厚で形成する。前記中層の窒化珪素膜は、例えばプラズ マCVD法で堆積し、1.0~1.2 〔μm〕程度の膜 厚で形成する。窒化珪素膜は耐湿性を向上するために形 成される。前記上層の樹脂膜は、例えば塗布法により塗 布されたポリイミド系樹脂膜で形成され、2~5〔μ m〕程度の膜厚で形成される。この樹脂膜は、相補型B i-CMOS SRAMのアルファー線ソフトエラー耐 性を向上することができる。上述した一連の製造工程を 施すことにより、本発明の実施例である相補型Bi-C MOSSRAM100は完成する。このように、本発明 のpnpバイポーラトランジスタQ2は、多結晶シリコ ン層によって、ベース及びエミッタ引出し層を構成した ので、縦方向に浅い接合を信頼性よく実現することがて きるので、真性の遮断周波数を向上することができ、か つ、前記エミッタ引出し層を活性領域の周囲に形成し、 エミッタ領域を活性領域の周囲にリング状に形成したの で、活性領域の面積を大きくせずに、実効的なエミッタ 領域の面積を大きくできる。従って、本発明のpnpバ イポーラトランジスタQ2は、微細な面積で、高遮断周 波数及び高電流駆動能力を達成できる。

【0055】また、上記本発明のpnpバイポーラトランジスタQ2とnpnバイポーラトランジスタQ1とを組合せた相補型Bi-CMOSは、両バイポーラトラン がスタQ1、Q2の形成領域の面積をほぼ同一とした上で、両バイポーラトランジスタQ1、Q2のそれぞれの高電流領域における高周波特性を同程度にすることができる。この理由は、pnpバイポーラトランジスタQ2は、そのエミッタ面積をnpnバイポーラトランジスタのエミッタ面積より大きくできるので、高電流領域での遮断周波数の低下をnpnバイポーラトランジスタより小さくおさえることができるためである。従って、本発明の相補型Bi-CMOSは、高集積化かつ、高速化を達成できる。

【0056】また、上記本発明の相補型Bi-CMOS

の製造方法は、npnバイポーラトランジスタQ1のベ -ス引出し層とpnpバイポーラトランジスタQ2のエ ミッタ引出し層とを同一製造工程により形成し、かつ、 npnバイポーラトランジスタQ1のエミッタ引出し層 とpnpバイポーラトランジスタQ2のベース引出し層 とを同一製造工程により形成しているので、pnpバイ ポーラトランジスタQ2を形成する工程が大幅に簡略化 できる。従って、本発明の相補型Bi-CMOSの製造 方法は、低プロセスコスト化を達成できる。次に、上述 した本発明の相補型Bi-CMOS構造を用いて、図1 に示したワード線ドライバ回路WD2を構成した場合の 好的なレイアウトを図18を用いて説明する。図18に 示すように、pチャネルMOSFETM1及びnpnバ イポーラトランジスタQ1は領域N-we11に配置さ れ、nチャネルネMOSFETM2及びpnpバイポー ラトランジスタQ2は、領域P-we11に配置されて いる。前記pチャネルMOSFETM1のソース領域2 3及びnpnバイポーラトランジスタQ1のコレクタ引 出し領域13には、電源配線Vcc(44)が接続部C ONT1, CONT2を介して、それぞれ接続されてい 20 る。また、前記nチャネルMOSFETM2のソース領 域22及びpnpバイポーラトランジスタQ2のコレク タ引出し領域14には、接地配線GND(44)が接続 部CONT3, CONT4を介して、それぞれ接続され ている。また、アドレス信号×2等の信号を伝える入力 信号配線Vin(44)が、前記nチャネル及びpチャ ネルMOSFETのゲート電極18A, 18Bに接続部 CONT5を介して接続されている。また、前記pチャ ネルMOSFETM1のドレイン領域23には、前記n pnバイポーラトランジスタQ1のベース引出し層28 30 はなく、第1層目の配線形成工程により形成された配線Aが接続部CONT6を介して接続されている。前記べ -ス引出し層28Aのパターンは、領域N-we11中 で点線で表わされ、抵抗素子R1と一体に形成されてい る。また、前記nチャネルMOSFETM2のドレイン 領域22には、前記pnpバイポーラトランジスタQ2 のベース引出し層40Bが接続部CONT7を介して接 続されている。前記ベース引出し40Bのパターンは、 領域P-wellで、一点鎖線で表わされる。前記ベー ス引出し28Aは、p型多結晶シリコン層で構成されて いるので、前記pチャネルMOSFETM1のドレイン 40 領域23にダイレクトで接続可能である。また、同様 に、前記ベース引出し層40Bは、n型多結晶シリコン 層で構成されているので、前記nチャネルMOSFET M2のドレイン領域22にダイレクトで接続可能であ る。また、前記npnバイポーラトランジスタQ1のエ ミッタ引出し層40Aには、回路WD2の出力信号を取 り出す出力配線Vout(44)が、接続部CONT8 を介して接続されている。前記エミッタ引出し層40A のパターンは、前記領域N-well中で、一点鎖線で 表わされる。また、前記抵抗素子R1には、前記出力配 50

22

線Vout (44) が接続部CONT9を介して接続さ れている。また、pnpバイポーラトランジスタQ2の エミッタ引出し層28Bには、前記出力配線Vout (44)が、接続部10を介して接続されている。前記 エミッタ引出し層28Bのパターンは、領域P-we1 1中で点線で表わされ、抵抗素子R2と一体に形成され ている。また、pnpバイポーラトランジスタQ2の前 記ベース引出し層40Bには、前記抵抗素子R2と接続 を図るための配線層44が、接続部CONT11を介し 10 て接続され、前記抵抗素子R2には、前記配線層44が 接続部CONT11を介して接続されている。 このよ うに、npnバイポーラトランジスタQ1のベース引出 し層28A及びpnpバイポーラトランジスタQ2のベ -ス引出し層40Bを各MOSFETとの接続に用いる こと、及びnpnバイポーラトランジスタのベース引出 し層28A及びpnpバイポーラトランジスタのエミッ 夕引出し層28Bを抵抗素子R1,R2に利用すること によって、本発明の相補型Bi-CMOSは、レイアウ ト面積を大幅に小さくできるので、高集積化が可能であ る。尚、前記抵抗素子R1,R2は、図11に示した絶 縁膜24の開口パターン及び図13に示したレジストマ スク30のパターンを変更するだけで、容易に形成する ことができ、製造工程の増加はない。また、前記抵抗素 子R1, R2の抵抗値は、ベース引出し層28A及びエ ミッタ引出し層28Bに導入されるp型不純物の導入量 を部分的に調整することで、目的とする値に設定するこ とが可能である。また、前記配線Vcc, GND, Vi n, Vout等は、第2層目の配線形成工程により形成 された配線層44で構成したが、これに限定されること 層42で構成してもよい。

【0057】以上、本発明者らによってなされた発明を 前記実施例に基づき具体的に説明したが、本発明は、前 記実施例に限定されるものではなく、その要旨を逸脱し ない範囲において種々変更可能であることは勿論であ る。例えば、本発明は、Bi-CMOS DRAM(Din amic Random Access Memory)に適用できる。また、Bi **- CMOSゲートアレイ等にも適用できる。また、前記** 実施例において、ベース引出し層及びエミッタ引出し層 は、多結晶シリコン層のみに限定されず、多結晶シリコ ン層上に例えば、タングステンシリサイド(WSi)等 の高融点金属シリサイド層を積層させた複合膜で構成し てもよい。

[0058]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、次 の通りである。

【0059】相補型Bi-CMOSを構成するpnpバ イポーラトランジスタのエミッタ領域を活性領域の周囲 に形成することにって、前記活性領域(素子形成領域)

の面積を大きくせずに実効的なエミッタ面積を大きくで きるので、相補型Bi-CMOSの高速化が図れる。

【図面の簡単な説明】

【図1】本発明が適用される相補型Bi-CMOS S RAMの要部回路図を示したものである。

【図2】図1に示された回路図に対応するデバイス平面 レイアウト図を示したものである。

【図3】本発明が適用される相補型Bi-CMOS S RAMの全体デバイス平面レイアウト図を示したもので ある。

【図4】本発明者らが検討した周断周波数frのコレク 夕電流依存性を示すグラフを示したものである。

【図5】本発明の相補型Bi-CMOSのデバイス平面 レイアウトを示したものである。

【図6】図5に示したX-X線に対応する断面図を示し たものである。

【図7】図5及び図6に示した相補型Bi-CMOSの 製造方法を製造工程順に示す断面図を示したものであ る。

【図8】図5及び図6に示した相補型Bi-CMOSの 20 製造方法を製造工程順に示す断面図を示したものであ る。

【図9】図5及び図6に示した相補型Bi-CMOSの 製造方法を製造工程順に示す断面図を示したものであ る。

【図10】図5及び図6に示した相補型Bi-CMOS の製造方法を製造工程順に示す断面図を示したものであ る。

【図11】図5及び図6に示した相補型Bi-CMOS る。

【図12】図5及び図6に示した相補型Bi-CMOS の製造方法を製造工程順に示す断面図を示したものであ る。

【図13】図5及び図6に示した相補型Bi-CMOS の製造方法を製造工程順に示す断面図を示したものであ る。

【図14】図5及び図6に示した相補型Bi-CMOS の製造方法を製造工程順に示す断面図を示したものであ る。

24

【図15】図5及び図6に示した相補型Bi-CMOS の製造方法を製造工程順に示す断面図を示したものであ る。


【図16】図5及び図6に示した相補型Bi-CMOS の製造方法を製造工程順に示す断面図を示したものであ る。


【図17】図5及び図6に示した相補型Bi-CMOS の製造方法を製造工程順に示す断面図を示したものであ る。

【図18】本発明の相補型Bi-CMOSの好的なデバ 10 イス平面レイアウト図を示したものである。

【符号の説明】


1…n-型半導体支持基板、2…絶縁膜、3…n-型シ リコン層、4…n-型エピタキシャル層、5A、5B… n+型埋込層、6A, 6B…p+型埋込層、7A, 7B …n型ウェル領域、8A,8B…p型ウェル領域、9… U溝アイソレーション領域、10…絶縁膜、11…多結 晶シリコン、12A、12B…フィールド絶縁膜、1 3, 14…コレクタ引上げ領域、15…ゲート絶縁膜、 16A…n型多結晶シリコン層、16B…高融点金属シ リサイド層、17…絶縁膜、18A,18B…ゲート電 極、19…n-型半導体領域、20…p-型半導体領 域、21…サイドウォールスペーサ、22… n +型半導 体領域(ソース・ドレイン領域)、23…p+型半導体 領域(ソース・ドレイン領域)、24…絶縁膜、25… レジストマスク、26…n型不純物、27…n型半導体 領域(真性ベース領域)、28…p型多結晶シリコン 層、29…絶縁膜、30…レジストマスク、32A…p +型半導体領域(外部ベース領域)、32B…p+型半 の製造方法を製造工程順に示す断面図を示したものであ 30 導体領域(エミッタ領域)、33…サイドウォールスペ ーサ、34…p型不純物、35…p型半導体領域(真性 ベース領域)、36…n型多結晶シリコン層、37…n +型半導体領域(エミッタ領域)、38…n+型半導体 領域(外部ベース領域)、39…レジストマスク、40 A…エミッタ引出し層、40B…ベース引出し層、4 1, 43…層間絶縁膜、42, 44…電極(アルミニウ ム配線層)、45…パッシベーション膜、Q1…npn バイポーラトランジスタ、Q2…pnpバイポーラトラ ンジスタ、M1…pチャネルMOSFET, M2…nチ 40 ャネルMOSFET、R1, R2…抵抗素子である。









国4









[図6]




【図7】



【図8】




【図9】




—404—


【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】



【図17】



【図18】

